

## 3-13. トリガ・モード設定

o u t p ( B A S E + 2 , t g m ) ; /\* t g m : トリガモード設定 \*/

F I F O バッファ出力モードにおけるサンプリング ( 1 6 B I T データ出力 ) 条件の設定およびトリガ制御 ( クロックのスタート/ストップ ) を行います。

表 3 - 1 3 A . 【 B A S E + 2 】出力ポートの構成

ビット	各ビットの機能・意味	= 1 のとき	= 0 のとき	リセット時
B 7	ソフトトリガ	許可 (即スタート)	禁止 (ストップ)	0
B 6	外部トリガ制御	許可 (入力待ち)	禁止 (ストップ)	0
B 5	外部トリガ信号の有効極性	+ ( )	- ( )	0
B 4	外部トリガ動作形態	エッジ	レベル (帯域動作)	0
B 3	サンプリング終了条件	有限 (指定点数)	無限 (トリガ禁止まで)	0
B 2	サイクル動作制御	サイクル動作	通過バッファ動作	0
B 1	未使用			
B 0	未使用			

## 《補助説明》

B 7 : プログラム上で任意にトリガを発生させます。

B 6 : 外部トリガ ( T T L 信号 ) 入力の許可 / 禁止制御です。

B 5 : 外部トリガを許可した場合の有効極性 ( エッジ ) 指定です。

B 4 : “レベル (帯域動作)” を選択したときはビット B 5 で指定される極性レベルの期間中だけクロックが許可される特殊なトリガ形態【図 3 - 1 3 A】となります。

B 3 : “無限” を選択したときはトリガ発生から【注 1】で説明するような強制停止操作までクロックが動作します。また“有限”を選択した場合はトリガ発生から指定点数だけクロックが動作して自動停止しますが、この時点で各トリガ許可ビットは無効になります。次のスタート時は一旦クリアしてから再セット ( = 1 ) します。

【注 1】 通常“トリガ”とはクロック (サンプリング出力) をスタートさせる機能です。本機ではソフト、または外部トリガ ( T T L ) 入力です。クロックはスタート原因となったトリガの制御ビットをクリア ( = 0 ) することにより強制停止します。停止操作は B 7 , B 6 共にクリアすると確実にしよう。なお F I F O バッファを使用しない直接出力モード ( 3 - 6 項 ) でトリガされると、サンプリング出力はわれませんがクロックはスタートします。(タイマ的使用が可能)

B 2 : “サイクル動作” を選択したときはトリガ発生でクロックがスタートし、F I F O メモリ内のデータを循環出力させる動作【図 3 - 1 3 B】となります。動作の原理上、サンプリング動作中に追加データを書き込むことはできません。  
“通過バッファ動作”の場合は F I F O メモリ本来の動作で、読み出されたデータは再利用されません。

**ポストトリガ**


ソフトトリガ、または外部TTLの指定エッジにより（事前指定の）クロックが許可され、これに同期して16BITデータがFIFOメモリから読み出し出力されます。通過バッファ動作の場合、パソコン側からはFIFOメモリが空にならないうちに追加データを書き込む必要があります。

**レベルトリガ**

別称：帯域トリガ。

外部TTL入力の指定レベル期間中だけ（事前指定の）クロックが許可されます。サンプリング動作とパソコン側からの追加データ補給については前述のポストトリガ同様です。

図3 - 13 A．レベル（帯域動作）トリガの様子




本図は B5 = 0 : トリガ極性 = ( - )、  
B4 = 0 : トリガ形態 = レベル（帯域動作） の場合です。

**サイクル動作**

ソフトトリガ、または外部TTL入力の指定エッジが入力されると、FIFOメモリ内の待機データを1周期として事前指定の回数、またはトリガ禁止操作まで（指定クロックにより）繰り返し自動循環出力されます。動作の原理上、サンプリング動作中に入力側（パソコン側）から追加データを書き込むことはできません。

図3 - 13 B．サイクル動作の様子



繰り返し回数： 3 - 12 項．参照

## 3-14. ボードステータスの読み込み、クリア

```
b s t s = i n p ( B A S E + 10 ) ; /* b s t s : ボード・ステータス */
```

本ボードのデータ出力、クロック、割り込み要求、F I F Oメモリの充満状態、等々、動作状態を得ます。

表 3 - 1 4 A . 【 B A S E + 10 】入力ポートの構成

ビット	各ビットの機能・意味	= 1 のとき	= 0 のとき	リセット時
B 7	指定ブロック数出力 【注 1】	終了	出力中 ( 開始前 )	0
B 6	割り込み要求 【注 1】	発生	未発生	0
B 5	クロック ( 有効エッジ : ) 【注 1】	発生	未発生	0
B 4	ブロック先頭フラグ 【注 1】	発生	未発生	0
B 3	トリガ発生 【注 1】	発生	未発生	0
B 2	サンプリングエラー 【注 1】	発生	未発生	0
B 1	N o t - H a l f - F u l l ( F I F O )	( 半分 ) 以下	( 半分 + 1 ) 以上	1
B 0	N o t - F u l l ( F I F O )	空き有	満杯	1

## 《 補助説明 》

【注 1】 : ビット B 7 , B 6 , B 5 , B 4 , B 3 , B 2 は【 B A S E + 10 】出力ポートの同位置ビットに “ 1 ” を書き込むことによりクリアされます。

- B 7 : 指定ブロック数は 3 - 1 1 項を参照。
- B 6 : 割り込み要求発生要因は 3 - 8 項を参照。
- B 5 : クロックの有効エッジ ( ) タイミングによりセット ( = 1 ) されます。
- B 4 : 出力データ点数カウンタ # 0 が 1 廻りして各データ・ブロックの先頭に至るとセットされます。( 3 - 1 2 項参照 )
- B 3 : トリガの発生によりセット ( = 1 ) され、トリガ制御ビットのクリアによりリセットされます。 トリガ制御ビット : 前 3 - 1 3 項の B 7 , B 6 。
- B 2 : F I F Oメモリの入出力失敗を検出するとセット ( = 1 ) されます。 具体的には、F I F Oバッファ出力モードで動作中に F I F Oメモリ内のデータが全て出力してしまい、空の状態で次のクロック有効エッジ・タイミングが発生したような時です。( パソコン側データ転送実力以上のクロックで動作させた場合。 ) また F I F Oメモリが満杯なのに追加データを書き込もうとした場合もエラーとなります。
- B 1 : F I F Oメモリ内のデータ数が半分 + 1 ( 標準 1 K 語のとき = 5 1 3 ) 以上になるとセット ( = 0 ) されます。 / 3 - 2 項参照。
- B 0 : F I F Oメモリ内が待機データで満杯になるとセット ( = 0 ) されます。読み出しにより空領域が生じるとリセット ( = 1 ) されます。 / 3 - 2 項参照。

ステータス・ビット・クリア

```
o u t p ( B A S E + 10 , b s c ) ; /* b s c : クリア・データ */
```

《機能》 ボードステータス（表3 - 14 A）のビットB 7，B 6，B 5，B 4，およびB 2は本出力ポートの同位置ビットに“ 1 ”を書き込むことによりクリアされます。またボードステータス中、F I F Oメモリの充満状態を示すビットB 1，B 0は本出力ポートのビットB 0に“ 1 ”を書き込むことでF I F Oメモリ自体と共にリセット（= 1）されます。

【注 2】 なお当クリア・データは本ボード中で保持されることはなく、クリア動作の起動に使用されるだけです。したがって対応するボードステータス・ビットをクリア状態に維持するような機能はありません。本操作後、すぐに（クリアした）ビットがセットされるような状況も考えられます。

表3 - 14 B . 【B A S E + 10】出力ポートの構成

ビ ッ ト	各ビットの機能・意味		= 1 のとき	= 0 のとき	リセット時
B 7	指定ブロック数出力	ステータスクリア	クリアする	クリアしない	0
B 6	割り込み要求	ステータスクリア	クリアする	クリアしない	0
B 5	クロック（有効エッジ）	ステータスクリア	クリアする	クリアしない	0
B 4	ブロック先頭位置	ステータスクリア	クリアする	クリアしない	0
B 3	トリガ発生	ステータスクリア	クリアする	クリアしない	0
B 2	サンプリングエラー	ステータスクリア	クリアする	クリアしない	0
B 1	未使用				0
B 0	F I F Oメモリ素子だけのリセット		リセットする	リセットしない	0

F I F Oリセット

（ビットB 0 = 1を書き込む）

F I F Oメモリ素子だけのリセットはサンプリング動作実行中に予定変更等の理由から（F I F Oメモリ中の）残りデータを出力することなくクリアしたいようなときに利用できます。当操作により【N o t - H a l f F u l l】および【N o t - F u l l】フラグがリセット（= 1）され、同時にF I F Oメモリ内の残りデータも失われます。

## 3-15. 16BITデータ出力（パソコン側からのデータ転送）

バイトアクセスのときは、    `outp (BASE + 0, DL)`    ; /\* DL : 下位バイト \*/  
                                      `outp (BASE + 1, DH)`    ; /\* DH : 上位バイト \*/

ワードアクセスのときは、    `outpw (BASE + 0, DW)` ; /\* DW : 2バイト \*/

ここで書き込まれる16BITデータは出力モード（3 - 6項）により、

直接出力モードのときは、コネクタ出力端に即、ラッチ出力される。  
 FIFOバッファ出力モードのときは、FIFOメモリに書き込まれる。

表3 - 15 A . 【BASE + 1】出力ポートの構成

ビット	各ビットの機能・意味
B 7 B 6 B 5 B 4 B 3 B 2 B 1 B 0	(MSB)   16BIT出力データの上位8BIT       (LSB)

表3 - 15 B . 【BASE + 0】出力ポートの構成

ビット	各ビットの機能・意味
B 7 B 6 B 5 B 4 B 3 B 2 B 1 B 0	(MSB)   16BIT出力データの下位8BIT       (LSB)

### FIFOメモリへの16BITデータ書き込み

【FIFOバッファ出力モード（3 - 6項）】が選択されているとき、パソコン側からの16BIT出力データは順にFIFOメモリに書き込まれます。入口から書き込まれたデータは自動的に最奥部（出口側）まで転がり込んで行き、出口では指定クロックに同期して古い順に読み出される（出力端にラッチ出力される）動作となります。




表3 - 2 . FIFOメモリのステータス・フラグ

フラグ名	フラグの意味 (標準1024語のとき)
Not - Full	満杯ではない。 (格納データ数 1023)
Not - Half - Full	容量の1/2以下 (格納データ数 512)
ERR	サンプリング・エラー発生

FIFOメモリへのデータ書き込み方法は、

通常のOUT命令 : DAデータ転送方法に【I/O】を指定します。(3 - 6項)  
FIFOメモリの満杯状態フラグ“Not - Full”を監視しながら適時、または同フラグによる割り込み処理ルーチン内でデータの補充を行います。

ブロックOUT命令 : DAデータ転送方法に【I/O】を指定します。(3 - 6項)  
FIFOメモリの満杯状態フラグ“Not - Half - Full”を監視しながら適時、または同フラグによる割り込み処理ルーチン内で(FIFOメモリ容量の半分単位で)データの補充を行います。/具体例：サンプルソフト参照。

DMA転送 : DAデータ転送方法に【DMA】を指定します。(3 - 6項)  
FIFOメモリの満杯状態フラグ“Not - Full”によりDMA要求が発信され、1データが(ワード)DMA転送されます。なお、高速性からはDMAよりブロック転送の方が圧倒的に良い結果が得られます。/具体例：サンプルソフト参照。