


## 第1章．導入・試運転

### 1-1. 本機の構造・概要

1チャンネルのパルスモータ制御、1チャンネルの24ビット（up/down）カウンタ、2ビットのデジタル入出力、および4チャンネルの12ビットAD変換機能を組み合わせたマルチファンクション機です。アナログ入力（AD）部は高精度部品の使用により入力範囲がソフト切替でも実用充分な精度を得ています。アナログ系とデジタル系それぞれに専用コネクタを使用、また各チャンネル・BITごとにリターン（GND）端子を用意するなど、低価格でもプロ仕様の基本は備えています。

図1-1. MFU-501/503AT 機能ブロック




## 1-2. パルスモータ制御部の概要

図1-2Aに典型的な位置決め制御系モデルを示します。当システムにおいて本ボードの機能は、各位置認識用のリミットスイッチ（軸センサ）を監視しながらプログラム上で指定された動作に対応するパルス列をパルスモータ・ドライブユニットに供給することです。

主な制御要素は

- 移動方向：CW（＋）、またはCCW（－）
- 移動量：パルス数（1～16,777,215）
- 移動速度：パルス出力周波数（0.5pps～245.73Kpps）
- 移動形態：定速、または高速（加減速）
- 移動目的：通常的位置決め、または原点復帰
- 停止：即停止、減速停止、リミット停止、緊急停止（アラーム入力）

図1-2．位置決め制御系モデル（ボールネジによる直線駆動例）



【注1】 原点復帰方式（ソフト指定）がO L S方式のときは当エンコーダ（O R G信号）は不要。/次ページ参照。なお当エンコーダの2相信号（A相・B相）を本ボードのカウンタで計数して位置を認識することもできる。/次項参照。

【注2】 ドライブユニットは市販品（：通常はパルスモータ・メーカーの指定品）。

【注3】 D L Sは通常、原点復帰過程での減速に使用することを想定している。D L SをO L Sの両端に配置する場合、B接点のときは2個のD L Sを直列、A接点のときは並列に接続する。

主な用語

本パルスモータ制御システムで使用される専門用語について簡単に説明しておきます。

司令パルス出力： 本ボードからパルスモータ・ドライブユニットに供給する出力パルスのこと、本書では出力パルス（またはパルス出力）と記述する。

パルス出力方式： パルスの出力形態は2種類（ソフト指定）あり、最もよく使用されるのは回転方向ごとに独自のパルス出力を持つ【個別パルス方式】。

CW, CCWは各回転方向で、

CW： 時計回り（+方向）

CCW： 反時計回り（-方向）

一方、【共通パルス方式】は回転方向を示す出力と、両方向共通のパルス出力から成り、

PLS： 共通パルス

DIR： 回転方向（CW / CCW）

《追伸》 出力論理もソフト指定。

(K)pps： パルス出力周波数 / pulse per second

軸センサ (制御スイッチ)： 駆動対象（図1-2のキャリア）が何らかの制御を必要とする位置まで到達したことを検出して本ボードに知らせるスイッチ。

±ELS： 各方向の絶対（極限）リミットスイッチ。 当位置を検出すると、本ボードは当軸のパルス出力を無条件に即停止する。

DLS： 減速点スイッチ。（有効／無効はソフト指定）  
高速動作時、当スイッチがアクティブになると減速、非アクティブになると再び加速する。 普通はフォトインタラプタを使用、キャリアに適当な長さの遮蔽板等を付けて必要なアクティブ期間を得る。

OLS： 原点スイッチ。

ORG： ロータリーエンコーダのZ相信号を入力。  
（原点復帰方法【Z相方式】のときのみ必要。）

原点復帰方法： 通常はOLS（原点スイッチ）入力で即停止する【OLS方式】が一般的だが、ソフト指定で次に記す【Z相方式】も使用できる。

エンコーダ (使用は任意)： 位置検出用ロータリーエンコーダ。 回転方向と回転速度を示す信号出力を持つ。 本ボードでは、DLS（減速点）またはOLS（原点）スイッチ位置通過からエンコーダのZ相（1回転の基準位置）パルス出力をソフト上で指定した数だけ検出したら停止する【Z相方式】のときに使用する。

## 1-3. 汎用デジタル入出力部の概要 / 【3 - 3項、3 - 10項、3 - 12項】参照。

D 0 : 汎用入力ビットであるが、ソフト指定でアラーム（緊急停止）入力として  
(SVALM) も利用できる。そのときは当入力によりパルス出力を停止、割り込み要求が発生する。 / 【3 - 15項】参照。

D 1 : 汎用入力ビット。  
(INPOS)

Q 0 : 汎用オープンコレクタ出力ビット。  
(SVON) 制御対象が（インクリメンタル型の）サーボドライバのときは、位置決め開始信号として使用できる。

Q 1 : 汎用オープンコレクタ出力ビット。  
(SVRST) 制御対象が（インクリメンタル型の）サーボドライバのときは、リセット信号として使用できる。

なお入出力共にジャンパ切り替えで、外部電源（5 ~ 24 v）使用のときはフォトカプラ絶縁、または内部電源（5 v）駆動となる。【1 - 9項】参照。

## 1-4. カウンタ部の概要 / 【3 - 5項、3 - 23項】参照。

2 相信号（ロータリーエンコーダ）または単相信号のアップダウン・カウント入力です。  
パルスモータ制御 LSI（PCL-240MK）内蔵の 24 ビット現在位置カウンタを外部入力側に（ソフト上で）指定して使用します。

ECA : 2 相信号の場合は A 相を入力、単相信号の場合はアップ・カウント入力です。

ECB : 2 相信号の場合は B 相を入力、単相信号の場合はダウン・カウント入力です。

ECZ : 原点復帰に Z 相方式【3 - 16項】を使用するときには使用できる入力です。

なお、信号レベル：非絶縁 TTL（オープンコレクタ、CMOS 等の 5 v ロジックも可）  
単相の場合：使用しない方の入力は開放。

## 1-5. アナログ入力部の概要 / 【3 - 2項】参照。

専用の入力コネクタを持つ 4 チャンネル / 12 ビット AD 変換部です。

姉妹機 MFU-511 / 513AT と互換性があります。

詳細は第 2 章に記します。

12 BIT / 4 チャンネル（シングルエンド入力 = 普通の 2 線式信号）


入力電圧範囲（ソフト切替え） $\pm 10 / \pm 5 / 0 \sim +10 / 0 \sim +5$  v

電流入力：各チャンネルごとの終端抵抗（出荷時：10 M $\Omega$ ）の交換により可能。

AD 変換速度：24  $\mu$  s（チャンネル切り替え、サンプルホールド時間を含む）

## 1-6. ボード上の設定

図1-6. ボード上の部品配置 (黒太表示が通常の設定・設定対象)



SW1, 2, 3 : I/Oベースアドレス設定【出荷時：0, 1, C】/ 1-7項

R0 ~ R3 : アナログ入力終端抵抗【出荷時：各10MΩ】/ 2-1項

U8 : モータ制御パルス(CW, CCW)出力素子74LS07 / 1-9項

RA5 : 汎用2BIT出力プルアップ抵抗実装位置【出荷時：未実装】/ 1-9項

FS1 : +5V電源出力保護ヒューズ(FRPU-0.5A:浜井電球製)

CN1 : アナログ入力コネクタ(9ピンD-SUB)/ 1-8項

CN2 : デジタル入出力コネクタ(36ピン・ハーフピッチ)/ 1-8項

JP-E+, JP-EC : フォトカプラ回路の電源切り替え【出荷時：I側(内部)】/ 1-9項

S1 : 信号極性選択、およびZ相信号入力源選択。【出荷時：全てOFF側】

スイッチ番号	1	2	3	4	5	6	7	8
選択対象	Z相信号の入力源	ORG入力極性	+ELSL入力極性	-ELSL入力極性	DLS入力極性	0LS入力極性	Q0出力極性	Q1出力極性
OFFのとき	ORG	B接点	B接点	B接点	B接点	B接点	正論理	正論理
ONのとき	ECZ	A接点	A接点	A接点	A接点	A接点	負論理	負論理

《注》 B接点：アクティブOFF、 A接点：アクティブON、 負論理：0 = ON、 正論理：1 = ON

TM-A0 : ADオフセット調整トリマ。

TM-A1 : ADゲイン調整トリマ。 【5-3項】参照。

ISP-PRG : 保守用(出荷時：未実装)

## 1-7. I/Oベースアドレスの設定

本機の制御・操作は全てISAバス上のハードウェアI/O空間に割り付けられます。

IBM PC/AT互換機ではパソコン本体デバイスおよび重要な周辺機器・拡張ボードの使用するI/Oアドレスが000h～3FFhにマッピングされています。I/Oアドレス線は16ビット（AB15～AB0）ですが、全どのIBM PC/AT互換機ではAB9～AB0のみをデコード（AB15～10を無視）しているため上位のアドレス空間1KBごとにイメージが生じることに御留意ください。本機の出荷時設定は01C、したがって01C0～01CFのアドレスを占有します。他のボードや周辺機器と重複しない値を御使用ください。

図1-3. I/Oベースアドレスの設定




アドレス線	AB15 ~ AB12	AB11 ~ AB8	AB7 ~ AB4	AB3 ~ AB0
ディップ スイッチ	SW1 	SW2 	SW3 	ボード内で 複数のアドレスを使用 (3-1項参照)
出荷時設定	0	1	C	

表1-3. IBM PC/AT互換機システムの(代表的な)I/Oアドレスマップ

I/Oアドレス(hex)	本体デバイス、主要周辺機器	本機で運用の可否	他社の使用例、等
000～01F	DMAコントローラ1	× 不可	
020～03F	割り込みコントローラ1	× 不可	
040～05F	タイマ	× 不可	
060～06F	キーボード・コントローラ	× 不可	
070～07F	リアルタイム・クロック、NMI	× 不可	某社の本体システムで使用
080～09F	DMAページレジスタ	× 不可	
0A0～0BF	NMIマスキレジスタ	× 不可	
0C0～0DF		× 不可	DMAコントローラ2
0E0～0FF		× 不可	NDP
100～16F		【推奨】	
170～177	IDEコントローラ2	× 不可	
180～1EF		【推奨】	
1F0～1F7	IDEコントローラ1	× 不可	
200～20F	ゲームI/O	× 不可	
210～217	拡張ユニット	× 不可	
220～26F		【可能】	
278～27F	プリンタ2	× 不可	
280～2AF		【可能】	
2B0～2DF	EGA	× 不可	
2E1	GPIOB	× 不可	
2E2～2E3	データアキュイジション	× 不可	
2F8～2FF	シリアルポート2	× 不可	
300～31F	プロトタイプ・ボード	【可能】	他社の標準設定と競合し易い
320～32F	HDDコントローラ	× 不可	
360～36F	PCネットワーク	× 不可	
378～37F	プリンタ1	× 不可	
380～38F	SDLC, バイシンク2	× 不可	
390～393	クラスタ	× 不可	
3A0～3AF	バイシンク1	× 不可	
3B0～3BF	モノクロディスプレイ、プリンタ	× 不可	
3C0～3CF	EGAディスプレイ・コントローラ	× 不可	
3D0～3DF	CGAディスプレイ・コントローラ	× 不可	
3F0～3F7	FDDコントローラ	× 不可	
3F8～3FF	シリアルポート1	× 不可	